日前，作為格羅方德旗下公司，MIPS正式宣布與德國Inova Semiconductors企業(yè)達(dá)成合作，共同打造面向先進(jìn)人形機(jī)器人與物理AI邊緣平臺的機(jī)器人控制參考平臺。該平臺依托Inova Semiconductors在汽車區(qū)域架構(gòu)（zonal architecture）的深厚技術(shù)積累，支持實(shí)時(shí)控制回路與安全AI工作負(fù)載，并采用格羅方德FDX工藝制造，兼具高品質(zhì)、領(lǐng)先性能與超低功耗特性，不僅大幅簡化機(jī)器人系統(tǒng)設(shè)計(jì)，更有效降低物料清單（BOM）成本。

數(shù)據(jù)顯示，2025年中國人形機(jī)器人整機(jī)企業(yè)已超140家，人形機(jī)器人產(chǎn)品突破330款。從僅能在線思考的AI軟件，到具備執(zhí)行、決策能力的實(shí)體機(jī)器人，AI正從屏幕走向物理世界，通過感知、思考、決策到執(zhí)行的全流程閉環(huán)，真正實(shí)現(xiàn)與現(xiàn)實(shí)世界的深度交互，這也標(biāo)志著物理AI（Physical AI）時(shí)代的正式到來。

與數(shù)據(jù)中心需要具備大規(guī)模推理能力不同，物理 AI 的發(fā)展必須基于微秒級的延遲控制和晶圓面積的高效利用，更側(cè)重實(shí)時(shí)性、確定性和安全性，而非萬億次浮點(diǎn)運(yùn)算能力。但現(xiàn)有工具仍存在諸多技術(shù)短板的現(xiàn)狀，工程師目前可用的大部分硬件在設(shè)計(jì)之初并未考慮物理AI的核心需求。

現(xiàn)有工具的局限性

延遲與擁塞問題：數(shù)據(jù)平面流量需經(jīng)過多個(gè)通用計(jì)算核心和互連架構(gòu)，每一個(gè)環(huán)節(jié)都會帶來不可預(yù)測的延遲；

通用IP目錄的局限性：商用核心對所有工作負(fù)載一視同仁，限制了產(chǎn)品差異化，OEM面臨性能同質(zhì)化的挑戰(zhàn)；

開發(fā)周期碎片化：硬件與軟件的迭代節(jié)奏相互獨(dú)立，導(dǎo)致高昂的改版重流（Re-spins）成本和認(rèn)證延誤；

原型開發(fā)的阻力：FPGA和定制專用集成電路（ASIC）的原型開發(fā)往往需要數(shù)月時(shí)間，阻隔了模型與市場之間的反饋閉環(huán)。

上述局限最終使得設(shè)計(jì)師的仿真結(jié)果，與實(shí)際制造的硬件性能相去甚遠(yuǎn)，這種滯后性導(dǎo)致物理AI的性能大打折扣，甚至完全失效。

MIPS提供的晶圓廠級RISC-V方案，有何核心價(jià)值？

解決上述問題，僅憑優(yōu)秀的IP設(shè)計(jì)遠(yuǎn)遠(yuǎn)不夠，更需要一套將設(shè)計(jì)、建模、制造整合為一體的、持續(xù)驗(yàn)證的端到端落地模式。MIPS與母公司格羅方德打造的晶圓廠級 RISC-V方案，正是該模式的核心實(shí)踐與典范。

開放標(biāo)準(zhǔn)保障靈活性：RISC-V指令集與行業(yè)標(biāo)準(zhǔn)協(xié)議，使客戶擺脫了轉(zhuǎn)有架構(gòu)的束縛，避免被鎖定；

晶體管級協(xié)同優(yōu)化：依托格羅方德晶體管級協(xié)同優(yōu)化能力，實(shí)現(xiàn)了純IP供應(yīng)商無法企及的安全性、功耗和良率調(diào)優(yōu)；

月度流片加速驗(yàn)證：月度流片將驗(yàn)證周期從多個(gè)季度縮短至數(shù)周，大幅縮小原型開發(fā)的時(shí)間差距；

Atlas Explorer構(gòu)建數(shù)字前端：Atlas Explorer作為該工作流的數(shù)字前端，打造了一套虛擬環(huán)境，可在芯片制造前完成工作負(fù)載的建模、性能分析和壓力測試，其輸出結(jié)果可直接對接格羅方德實(shí)驗(yàn)室，用于在真實(shí)晶圓上快速驗(yàn)證。

制造自由：客戶能夠跳出這種迭代開發(fā)模式，選擇全球任意制造商進(jìn)行量產(chǎn)。

這不僅意味著仿真速度的提升，更是一套打通設(shè)計(jì)、建模、晶圓廠的閉環(huán)路徑，打破了創(chuàng)意、模型與實(shí)際器件之間的壁壘，最終實(shí)現(xiàn)芯片性能與仿真預(yù)測高度一致，這對于無法承受不確定性的安全關(guān)鍵型市場而言是不可或缺的核心要素。

MIPS：瞄準(zhǔn)物理AI的領(lǐng)先RISC-V IP提供商

不同于側(cè)重大語言模型基準(zhǔn)測試的CPU、GPU供應(yīng)商，MIPS瞄準(zhǔn)的是物理AI的連接基礎(chǔ)設(shè)施，即負(fù)責(zé)協(xié)調(diào)傳感器、加速器（加速卡）和執(zhí)行器的數(shù)據(jù)移動與事件驅(qū)動子系統(tǒng)。存儲控制器、數(shù)據(jù)處理器（DPU）、汽車網(wǎng)關(guān)、工業(yè)機(jī)器人均依賴這套編排架構(gòu)。通過專精于確定性吞吐量和實(shí)時(shí)響應(yīng)能力，MIPS填補(bǔ)了高層AI計(jì)算與底層機(jī)械控制之間的空白——正是在這個(gè)空白地帶，延遲往往會轉(zhuǎn)化為安全隱患。

STAC 框架：MIPS面向物理AI的設(shè)計(jì)語言

云端AI的核心是訓(xùn)練與推理，而物理AI的核心是交互，需要在現(xiàn)實(shí)世界中持續(xù)完成感知、推理、響應(yīng)和反饋。

此前的自主系統(tǒng)框架，僅止步于感知→思考→執(zhí)行。MIPS通過新增通信環(huán)節(jié)，對傳統(tǒng)框架進(jìn)行升級，構(gòu)建了一個(gè)專為實(shí)時(shí)、事件驅(qū)動計(jì)算優(yōu)化的閉環(huán)反饋系統(tǒng)。這四個(gè)環(huán)節(jié)共同構(gòu)成STAC框架，成為MIPS物理AI戰(zhàn)略的核心組織原則。STAC不僅是一套概念模型，更是一套工程規(guī)范。它定義了信息如何在智能機(jī)器中流轉(zhuǎn)，以及芯片、軟件、安全機(jī)制如何相互聯(lián)鎖，從而確保數(shù)據(jù)流的確定性，每個(gè)環(huán)節(jié)對應(yīng)著獨(dú)特的計(jì)算需求，同時(shí)也對應(yīng)著MIPS Atlas RISC-V IP產(chǎn)品組合中的特定系列。

MIPS Atlas RISC-V IP產(chǎn)品組合支持實(shí)時(shí)、事件驅(qū)動的計(jì)算，可用于感知、思考、行動和通信 (Sense, Think, Act, Communication; STAC) 閉環(huán)，應(yīng)用于機(jī)器人、交通運(yùn)輸、嵌入式計(jì)算以及現(xiàn)實(shí)世界中的其它 AI 應(yīng)用。

感知（Sense）：將物理世界轉(zhuǎn)化為數(shù)字?jǐn)?shù)據(jù)

物理AI依賴來自于攝像頭、雷達(dá)、激光雷達(dá)、網(wǎng)絡(luò)接口在內(nèi)的數(shù)據(jù)流，正是這些設(shè)備將物理世界轉(zhuǎn)化為數(shù)字形式。這些信號必須在靠近源頭的地方進(jìn)行采集和預(yù)處理，而且通常是在嚴(yán)格的散熱和功耗限制下完成的。

MIPS P8700架構(gòu)專為感知環(huán)節(jié)而設(shè)計(jì)，其嵌入式應(yīng)用處理器針對數(shù)據(jù)傳輸效率優(yōu)化，而非單純追求時(shí)鐘頻率。它們能夠處理并發(fā)的傳感器數(shù)據(jù)輸入，管理本地存儲層級，并運(yùn)行用于降噪和信號融合的輕量級 AI 模型—所有操作均實(shí)現(xiàn)實(shí)時(shí)性。

對于汽車和工業(yè)領(lǐng)域的客戶而言，這意味著傳感器數(shù)據(jù)可保持連貫性并附帶時(shí)間戳，直接傳遞至決策層；對于網(wǎng)絡(luò)系統(tǒng)而言，這意味著數(shù)據(jù)包可在擁塞形成前便完成優(yōu)先級排序。

MIPS P8700的核心設(shè)計(jì)重點(diǎn)包括：

 ● 針對高速率傳感器流量的多線程技術(shù)和低延遲I/O；

 ● 防止單一故障擴(kuò)散的集成式安全機(jī)制；

 ● 適應(yīng)以數(shù)十年為周期的嵌入式市場的長生命周期支持。

思考（Think）：將數(shù)據(jù)轉(zhuǎn)化為決策

數(shù)據(jù)采集完成后，需要進(jìn)行解讀分析。思考環(huán)節(jié)是推理發(fā)生的地方，需要通過數(shù)據(jù)得出推論、建立關(guān)聯(lián)、預(yù)測軌跡。與云端推理不同，嵌入式設(shè)備的思考必須是快速的，例如，汽車剎車系統(tǒng)或機(jī)械臂無法等待數(shù)據(jù)幀的延遲。

MIPS S8200推理引擎在邊緣端融合了AI計(jì)算與傳統(tǒng)計(jì)算，核心亮點(diǎn)包括：

 ● 異構(gòu)工作負(fù)載：控制邏輯、神經(jīng)推理和信號處理并行處理；

 ● 與感知環(huán)節(jié)深度整合：預(yù)處理后的數(shù)據(jù)流可直接進(jìn)入決策閉環(huán)；

 ● 軟硬件協(xié)同設(shè)計(jì)：允許AI庫與實(shí)時(shí)操作系統(tǒng)共享同一個(gè)安全域。

借助RISC-V的可擴(kuò)展性，MIPS S8200在支持定制化向量擴(kuò)展和機(jī)器學(xué)習(xí)擴(kuò)展的同時(shí)，無需舍棄標(biāo)準(zhǔn)工具鏈。它提供本地化、高能效的推理，更重視結(jié)果的正確性和低延遲，而非原始的計(jì)算規(guī)模。

執(zhí)行（Action）：將決策結(jié)果轉(zhuǎn)化為物理動作

執(zhí)行環(huán)節(jié)需要將決策意圖轉(zhuǎn)化為物理行為，比如電機(jī)轉(zhuǎn)動、控制面調(diào)整、閥門調(diào)節(jié)、網(wǎng)絡(luò)路徑切換。該環(huán)節(jié)對于低延遲有著嚴(yán)苛要求，因?yàn)橐粋€(gè)延遲的信號則有可能導(dǎo)致系統(tǒng)不穩(wěn)定，甚至引發(fā)安全事故。

MIPS M8500實(shí)時(shí)控制器專為確定性控制和功能安全設(shè)計(jì)，整合了精準(zhǔn)的中斷處理、經(jīng)過安全認(rèn)證的微控制器核心，并可根據(jù)ISO 26262功能安全標(biāo)準(zhǔn)要求，實(shí)現(xiàn)冗余鎖步（Lock-step）運(yùn)行。MIPS M8500 的核心能力包括：

 ● 微秒級的周期精準(zhǔn)響應(yīng)

 ● 支持持續(xù)自檢測的內(nèi)置診斷邏輯

 ● 直接在設(shè)計(jì)階段就植入 RTL（寄存器傳輸級）中的可配置安全等級（從 ASIL-B 至 ASIL-D）

對于工業(yè)機(jī)器人而言，這意味著更流暢的運(yùn)動軌跡和更低的抖動；對于電動汽車而言，這確保了扭矩的穩(wěn)定性以及電池管理系統(tǒng)的安全性。對于航空航天而言，它能確保分布在各個(gè)節(jié)點(diǎn)上的執(zhí)行器與傳感器保持同步。

通信（Communicate）：形成閉環(huán)

動作執(zhí)行之后，信息必須回傳，以確認(rèn)執(zhí)行結(jié)果、更新模型、實(shí)現(xiàn)跨節(jié)點(diǎn)協(xié)同。在分布式AI系統(tǒng)中，這種通信占據(jù)了總工作負(fù)載的主導(dǎo)地位。數(shù)據(jù)必須在處理器、加速器、存儲器之間以極低的延遲持續(xù)傳輸。

MIPS I8500架構(gòu)是通信環(huán)節(jié)的核心載體，專為數(shù)據(jù)傳輸和數(shù)據(jù)包編排而打造的多線程RISC-V引擎，它不直接處理數(shù)據(jù)載荷（Payload），而是負(fù)責(zé)數(shù)據(jù)調(diào)度—— 管理隊(duì)列、路由流量、執(zhí)行質(zhì)量管控。每個(gè)硬件線程都作為獨(dú)立的運(yùn)行上下文，讓單個(gè)核心可同時(shí)管理多個(gè)數(shù)據(jù)流，且無需增加芯片面積。

其獨(dú)特優(yōu)勢包括：

 ● 憑借每平方毫米的高吞吐量，實(shí)現(xiàn)高密度性能；

 ● 與功耗成比例的效率，可隨工作負(fù)載動態(tài)擴(kuò)展；

 ● 可編程流水線，客戶可針對特定的網(wǎng)絡(luò)協(xié)議或控制協(xié)議進(jìn)行定制；

 ● 支持Linux、實(shí)時(shí)操作系統(tǒng)（RTOS）或裸機(jī)環(huán)境的開放標(biāo)準(zhǔn)可編程性。

這一層級也充分體現(xiàn)了晶圓廠級的反饋閉環(huán)：通過Atlas Explorer，工程師可以對多線程工作負(fù)載進(jìn)行建模；而格羅方德月度定期流片服務(wù)，則能將這些模型轉(zhuǎn)化為經(jīng)過驗(yàn)證的硅片。

軟件與工具：“軟件優(yōu)先”的Atlas Explorer平臺

長期以來，半導(dǎo)體IP遵循的模式是先集成IP，再進(jìn)行流片，這種“硬件優(yōu)先”的模式并不適用于 AI 驅(qū)動的復(fù)雜系統(tǒng)。

借助 Atlas Explorer 平臺，硬件和軟件團(tuán)隊(duì)在流片前可以對每個(gè)階段都進(jìn)行協(xié)同仿真，從而確保延遲、安全性和性能指標(biāo)在各技術(shù)領(lǐng)域均保持一致。這種閉環(huán)設(shè)計(jì)使得物理AI系統(tǒng)具備了自適應(yīng)性、安全性和可驗(yàn)證性，這也正是 MIPS 內(nèi)部用于設(shè)計(jì)和測試其RISC-V IP的同套架構(gòu)。

以往架構(gòu)追求通用性，MIPS的STAC框架則擁抱專業(yè)化與協(xié)同化。在物理 AI 領(lǐng)域，成功的關(guān)鍵不在于單顆芯片包攬一切功能，而在于每一層級都能實(shí)時(shí)協(xié)同工作。

關(guān)于MIPS

MIPS 是格羅方德(GlobalFoundries)旗下面向物理 AI 平臺提供 RISC-V 處理器 IP、軟件及工具的領(lǐng)先企業(yè)。MIPS 依托創(chuàng)新技術(shù)打造了滿足客戶“軟件優(yōu)先”開發(fā)需求的標(biāo)準(zhǔn)自主邊緣平臺。在交通運(yùn)輸、機(jī)器人和嵌入式計(jì)算等高增長市場中，MIPS 助力 AI 在實(shí)時(shí)、事件驅(qū)動型關(guān)鍵任務(wù)平臺中落地應(yīng)用。作為格羅方德旗下公司，MIPS 以晶圓廠規(guī)模提供 RISC-V 解決方案，賦能基于 MIPS 的物理 AI 構(gòu)建。